

Sin embargo, en la realidad, el amplificador operacional presenta desviaciones con respecto a este comportamiento ideal, algunas de las cuales son las siguientes:

1) Voltaje de desviación (*offset*) a la entrada (V_{off}): en un *op amp* ideal, cuando se cortocircuitan las entradas, la salida se anula. En un amplificador operacional real, para que la salida se anule, es necesario aplicar una pequeña tensión (V_{off}) entre las entradas. Este voltaje se origina en el desequilibrio entre las dos etapas de entrada y varía con los cambios de temperatura, envejecimiento y, en menor medida, con los valores de los voltajes de polarización y de entrada.

2) Corriente de desviación (I_{off}): debido al desequilibrio interno de los puertos de entrada, las corrientes DC absorbidas por los terminales N y P no son exactamente iguales. La diferencia entre ambas es la corriente de desviación.

3) Impedancia de entrada (Z_{in} o R_{in} , en DC o a baja frecuencia): en un *op amp* real, la impedancia de entrada es grande, pero no infinita. Además, es fuertemente dependiente de la frecuencia, ya que incorpora un elemento capacitivo, lo cual hace que disminuya con la frecuencia.

4) Impedancia de salida (Z_{out} o R_o , en DC o a baja frecuencia): la impedancia de salida de un *op amp* es pequeña, pero diferente de cero. Típicamente, se ubica en el rango de las decenas a centenas de ohmios.

5) Ganancia de lazo abierto (A): en este caso, los amplificadores operacionales comerciales se aproximan mucho al caso ideal, ya que para este parámetro se consiguen valores de 250 000 y más. Disminuye con la frecuencia.

Por estas razones, se han elaborado modelos del *op amp* que tratan de reproducir las principales desviaciones del dispositivo con respecto a su comportamiento idealizado. En la Figura 2 se muestra uno de ellos, capaz de emular satisfactoriamente el comportamiento para bajas frecuencias de un *op amp* real, desde el punto de vista de sus puertos de entrada y de salida (obviando los terminales de alimentación). Se observa cómo se introducen cuatro de los parámetros mencionados anteriormente, desestimándose la corriente de desviación. Este modelo se tomó como base para el modelo en grafos de enlace desarrollado en esta investigación.




Fig. 2. Modelo circuital de un amplificador operacional.

Aparte de los modelos de *op amp* como el de la Figura 2 (basados únicamente en las señales de entrada y salida), existen modelos circuitales más complejos de *op amp*

comerciales, basados en transistores, los cuales suelen utilizarse con los simuladores de circuitos electrónicos. En la Figura 3 se muestra la versión utilizada por IEEE como referencia para el estudio de *op amp* con señales mixtas. Este circuito fue el utilizado en la presente investigación con el fin de generar las curvas de operación normal y bajo falla del *op amp*, que luego debían ser reproducidas por nuestro modelo basado en grafos de enlace. Los valores ajustados para los diferentes elementos del mismo son los indicados en la Tabla 1, los cuales se corresponden con los utilizados en Wilson *et al*




Fig. 3. Modelo de *op amp* para señales mixtas (IEEE).

Tabla 1. Parámetros de los transistores MOSFET (PMOS y NMOS) utilizados con el modelo de la Figura 3.

Parámetro	Tipo PMOS	Tipo NMOS
LEVEL	3	3
VTO	-0.84	0.79
GAMMA	0.53	0.38
PHI	0.58	0.53
RS	94	63
RD	94	63
IS	1.0E-16	1.0E-16
PB	0.8	0.8
CGSO	3.28E-10	1.973E-10
CGDO	3.28E-10	1.973E-10
RSH	100	45

CJ	0.00041	0.00029
MJ	0.54	0.486
CJSW	3.4E-10	3.3E-10
MJSW	0.3	0.33
JS	0.0001	0.0001
TOX	2.5E-8	2.5E-8
NSUB	1.75E+16	8.7E+15
NFS	8.4E+11	8.2E+11
TPG	1.0	1.0
XJ	0.0	1.0E-7
LD	6.0E-8	7.0E-8
UO	205.0	577.0
VMAX	500000	150000
FC	0.5	0.5
DELTA	0.4598	0.3551
THETA	0.14	0.046
ETA	0.17	0.16
KAPPA	10	0.05

3. EL AMPLIFICADOR INVERSOR.

Con el *op amp* se construye el amplificador inversor mostrado en la Figura 4.




Fig. 4. Amplificador inversor con *op amp*.

Se demuestra que, en este circuito, se cumple la ecuación:

$$A_{CL} = \frac{V_o}{V_s} = - \frac{R_2}{R_1} \quad (1)$$

A_{CL} se conoce como “ganancia de lazo cerrado” (no debe confundirse con A , la “ganancia de lazo abierto”, propia del amplificador operacional e independiente, por lo tanto, de los elementos externos a él). Variando los valores de las resistencias R_1 y R_2 , es posible modificar la amplificación del circuito.

Esta configuración se empleará en la presente investigación, ya que fue la utilizada en el trabajo empleado en la validación del modelo de Wilson *et al.*

4. SIMULACIÓN MEDIANTE EL MODELO CON TRANSISTORES DEL COMPORTAMIENTO NORMAL Y BAJO FALLAS DEL *OP AMP* UTILIZADO EN LA CONFIGURACIÓN DE AMPLIFICADOR INVERSOR.

Utilizando el modelo con transistores de la Figura 3, junto con los valores enumerados en la Tabla 1 y la configuración de amplificador inversor mostrada en la Figura 4 (con valores de $R_1 = R_2 = 1 \text{ M}\Omega$ y una resistencia de carga a la salida del amplificador $R_L = 1 \text{ M}\Omega$), se simularon las siguientes condiciones operativas del *op amp*:

- 1) Operación normal (sin falla),
- 2) Falla I: Terminal de drenaje (*drain*) del transistor Q7 abierto,
- 3) Falla II: Cortocircuito entre los terminales de compuerta (*gate*) y drenaje (*drain*) del transistor Q5, y
- 4) Falla III: Cortocircuito de los terminales de compuerta (*gate*), drenaje (*drain*) y fuente (*source*) del transistor Q5.

Los resultados de las simulaciones se muestran en las figuras 5, 6, 7, 8, 9, 10, 11 y 12. En las mismas sólo se muestran las curvas que tienen relación con el modelo de grafos de enlace que se desarrolla en la investigación.




Fig. 5. Voltaje de desviación para operación normal del *op amp*.




Fig. 6. Voltaje de salida para operación normal del *op amp*.




Fig. 11. Voltaje de desviación para la falla III.




Fig. 7. Voltaje de desviación para la falla I.




Fig. 12. Voltaje de salida para la falla III.

Todas estas curvas se validaron contra las proporcionadas por el modelo de Wilson *et al*, obteniéndose resultados muy similares, con excepción de la Figura 12, la cual muestra un corrimiento de aproximadamente 0.5 V hacia la izquierda y hacia abajo.




Fig. 8. Voltaje de salida para la falla I.

5. MODELO DE GRAFOS DE ENLACE PARA EL *OP AMP* Y EL AMPLIFICADOR INVERSOR.

Los modelos de grafos de enlace propuestos para el *op amp* y el amplificador inversor se muestran en las Figuras 13 y 14, respectivamente.




Fig. 9. Voltaje de desviación para la falla II.




Fig. 13. Modelo en *bond graph* del *op amp*.




Fig. 10. Voltaje de salida para la falla II.




Fig. 14. Modelo en *bond graph* del amplificador inversor.

En las Figuras 15 y 16 se muestran el *op amp* y el inversor con los elementos que permiten implementar las diferentes fallas ensayadas. El modelo de la Figura 15 se incorpora

como el submodelo de *op amp* en el sistema de la Figura 16. Mediante el selector de fallas (ver Figura 16) es posible escoger el tipo de la misma (I, II o III) que se va a aplicar al sistema.

Ajustando los valores de los cuatro parámetros del modelo de *op amp* (ganancia, resistencias de entrada y de salida y voltaje de desviación) se lograron reproducir muy aproximadamente las diferentes curvas de Wilson *et al*, como se observa en las Figuras 17, 18, 19 y 20. En las mismas sólo aparecen las gráficas del voltaje de salida del amplificador, ya que ésta sería la señal observable a la hora de localizar e identificar una falla dentro de un sistema complejo que utilice este elemento.

Puede observarse que la curva del voltaje de salida para la falla II (ver Figura 19) es idéntica a la de operación normal (Figura 17), lo cual la hace indetectable a partir de la medición de esta tensión. Este resultado está de acuerdo con lo obtenido en la simulación realizada con el modelo de transistores (ver Figuras 6 y 10) y con el trabajo de Wilson *et al* [22].




Fig. 15. Modelo de grafos de enlace para el *op amp* con posibilidad de selección de falla.




Fig. 16. Modelo de grafos de enlace para el amplificador inversor con posibilidad de selección de falla.




Fig. 17. Voltaje de salida para operación normal (sin falla).




Fig. 18. Voltaje de salida con falla I.




Fig. 19. Voltaje de salida con falla II.




Fig. 20. Voltaje de salida con falla III.

6. CONCLUSIONES

Los modelos desarrollados en *bond graph* probaron ser capaces de reproducir completamente las curvas de operación normal y bajo condiciones de falla incluidas en el trabajo de Wilson *et al*, las cuales son aceptadas como suficientemente exactas. Esta similitud corrobora la validez de los modelos con grafos de enlace. De esta manera, se dispone de unos modelos en *bond graph* que pueden ser introducidos en cualquier sistema complejo que incluya amplificadores inversores, a fin de utilizarlos en el análisis y localización de fallas. El modelo de amplificador operacional obtenido puede ser ensayado con otras configuraciones que también utilizan *op amps* (no inversor, integrador, etc.).

REFERENCIAS

- Besbes, K. *Modelling semiconductor devices using bond graph techniques*. Proceedings of the IEEE International Symposium on Industrial Electronics ISIE 1997.
- Blanke, M., Kinnaert, M., Lunze, J. y Staroswiecki, M. *Diagnosis and Fault-Tolerant Control*. Springer, Alemania, 2003.
- Chang, Y., Lee, C., Chen, J. y Su, C. *A behaviour fault level for the closed loop operational amplifier*. Journal of Information Science and Engineering, Vol. 16, 2000
- Chiang, L. H., Russell, E. L. y Braatz, R. D. *Fault detection and diagnosis in industrial systems*. Springer, Gran Bretaña, 2001.
- Christiansen, D. *Electronics Engineers' Handbook*, 4th edition. McGraw-Hill, USA, 1996.
- Feenstra, P., Mosterman, P., Biswas, G. y Breedveld, P. *Bond graph modelling procedures for fault detection and isolation of complex flow processes*. Proceedings International Conference on Bond Graph Modeling ICBGM 2001.
- Gertler, J. J. *Fault detection and diagnosis in engineering systems*. Marcel Dekker, Inc., USA, 1998.
- Ghoshal, S., Samantaray, A. y Mukherjee, A. *Improvements to single fault isolation using estimated parameters*. Proceedings International Conference on Bond Graph Modeling ICBGM 2005.
- Hambley, A. *Electrónica, 2da. Edición*. Prentice Hall, España, 2001.
- Jung, W. *IC Op-Amp Cookbook, 3rd edition*. Prentice Hall, USA, 1986.
- Kabisatpathy, P., Barua, A. y Sinha, S. *Fault detection and diagnosis in analog integrated circuits using artificial neural networks in a pseudorandom testing scheme*. Third International Conference on Electrical and Computer Engineering ICECE 2004, Diciembre, 2004, Dhaka, Bangla Desh.
- Karnopp, D., Margolis, D. y Rosenberg, R. *System dynamics: Modeling and simulation of mechatronic systems*, 4th edition. John Wiley and sons, USA, 2006.
- Kohda, T., Inoue, K. y Asama, H. *Computer aided failure analysis using system bond graphs*. Proceedings International Conference on Bond Graph Modeling ICBGM 2001.
- Kohda, T., Katsube, H., Fujihara, H. y Inoue, K. *Identification of system failure causes using bond graphs models*. Proceedings of the International Conference on Systems, Man and Cybernetics, 1993.
- Malik, N. *Circuitos Electrónicos: Análisis, Simulación y Diseño*. Prentice Hall Internacional, España, 1999.
- Millman, J. *Microelectrónica: Circuitos y sistemas analógicos y digitales*, 2da. edición. Editorial Hispano Europea, España, 1984.
- Mukherjee, A., Karmakar, R. y Samantaray, A. *Bond graph in modeling, simulation and fault identification*. I. K. International Publishing House, India, 2006.
- Sheng, K., Williams, B. y Finney, S. *A review of IGBT models*. IEEE Transactions on Power Electronics, Vol. 15, No. 6, 2000.
- Sia, K. y Naamane, A. *Bond graph: a suitable tool for component fault diagnosis*. Proceedings International Conference on Bond Graph Modeling ICBGM 2003.
- Venkatasubramanian, V., Rengaswamy, R., Yin, K. y Kavuri, S. *A review of process fault detection and diagnosis. Part 1: Quantitative model based methods*. Computers and Chemical Engineering, Vol. 27, 2003.
- Venkatasubramanian, V., Rengaswamy, R., Yin, K. y Kavuri, S. *A review of process fault detection and diagnosis. Part 2: Qualitative models and search strategies*. Computers and Chemical Engineering, Vol. 27, 2003.

Venkatasubramanian, V., Rengaswamy, R., Yin, K. y Kavuri, S. *A review of process fault detection and diagnosis. Part 3: Process history based methods.* Computers and Chemical Engineering, Vol. 27, 2003.

Wilson, P., Yavuz, K., Ross, J., Zwolinski, M. y Brown, A. *Behavioural modelling of Operational Amplifier faults using analogue hardware description languages.* Proceedings of the 5th IEEE International Workshop on Behavioral Modelling and Simulation (BMAS 2001), 2001.